



# IC-Tester ICT 95 Teil 1

**Universal-IC-Tester für den Test fast aller CMOS- und TTL-Standard-Bauteile, die in einem bis zu 40poligen DIL-Gehäuse untergebracht sind. Der Anschluß des Gerätes erfolgt einfach an die Standard-Parallel-Schnittstelle des PCs. Das übersichtliche Steuerprogramm arbeitet unter Windows und ermöglicht eine Erweiterung der Bauteilebibliothek durch den Anwender.**

## Allgemeines

Vom 8poligen bis hin zum 40poligen DIL-Gehäuse nimmt der 40polige Nullkraft-Stecksockel des Universal-IC-Testers sämtliche DIL-Gehäuse auf.

Getestet werden können nahezu alle Standard-CMOS- und TTL-Bauteile, einschließlich der artverwandten LS-, S-, F-Familien usw. sowie auch EEPROMs, RAMs und PC-Bausteine. Ausgenommen sind ICs, die nicht mit 5V-Versorgungsspannung arbeiten sowie Bausteine, die PLL-Schaltungen, Mono-Flops und Oszillatoren enthalten.

Die Anschlußpins des Prüflings können verschiedene Zustände aufweisen:

- Spannungsversorgung mit +5 V

- Spannungsversorgung Masse
- Logischer Eingang „H“ oder „L“
- Logischer Ausgang „H“ oder „L“
- Open-Kollektor-Ausgang
- Tristate-Ausgang

Vorstehende Funktionen bildet die Schaltung des ICT 95 nach und ermöglichen eine ausführliche Überprüfung.

Für einen möglichst einfachen und komfortablen Einsatz kann das Gerät direkt an eine Standard-Parallel-Schnittstelle eines PCs angeschlossen werden.


## Funktion

Anhand des in Abbildung 1 dargestellten Blockschaltbildes soll zunächst die Funktionsweise dieses Universal-IC-Testers näher betrachtet werden.

Die Spannungsversorgung erfolgt über ein externes Steckernetzgerät, dessen Spannung im IC-Tester stabilisiert wird. Zusätzlich ist eine Strombegrenzung integriert, die das Gerät bei einem Kurzschluß oder falsch eingesetztem Prüfling schützt.

Die Steuerung des ICT 95 erfolgt über den Parallel-Port eines PCs, wobei sowohl die Datenausgänge als auch Steuerleitungen des PCs für Ausgaben genutzt werden. Die 4 Eingangs-Statusleitungen des Rechners dienen zum Einlesen der Daten vom IC-Tester.

Die 8 Datenleitungen und 4 Steuerleitungen sind auf eine Auswahllogik geschaltet, die eine von 22 Leitungen selektieren kann. Zur Steuerung der Ausgaben auf die Anschlußpins des Testsockels dienen 10 Select-Leitungen sowie weitere 10



**Bild 1: Blockschaltbild des Universal-IC-Testers**

Leitungen zum Auslesen der Logik-Pegel an den Pins.

Die verbleibenden 2 Select-Leitungen dienen zur Steuerung der Spannungsversorgung, die +5 V und Masse an verschiedene Anschlüsse des Testsockels schaltet.

Die Ausgabe der Logik-Pegel erfolgt über Tristate-Treiber. Für jeden Pin wird der Logikpegel gewählt und der Treiber aktiviert oder deaktiviert.

Für die Ansteuerung werden die Pegel der Datenleitungen D 0 bis D 7 in ein D-Latch geschrieben, welches durch die Auswahllogik getriggert wird. Die Ausgangssignale der Zwischenspeicher sind auf die Treiber geschaltet.

Über 40 Treiber, die in Vierer-Blöcken über eine Leitung der Auswahllogik aktiviert werden, erfolgt das Auslesen der Portzustände. Zum Auslesen durch den PC sind die Ausgangssignale auf den 4-Bit-Ausgabebus (DOUT 0 bis 3) geschaltet.

**Schaltung**

Für ein komplexes Gerät, wie es der ICT 95 darstellt, ist die Schaltungstechnik vergleichsweise aufwendig. Um dennoch zu einer übersichtlichen Darstellung und Beschreibung der Schaltung zu kommen, haben wir eine Aufteilung in 6 logisch zusammengehörnde Teilschaltbilder vorgenommen, mit folgenden Funktionsschwerpunkten:

- Bild 2: Spannungsregelung mit Strombegrenzung
- Bild 3: Schnittstellen-Interface
- Bild 4: Spannungsversorgung des Prüflings

**Bild 5: Testsockel mit Belastungswiderständen**

**Bild 6: Ausgabesteuerung**  
**Bild 7: Pegelabfrage.**

Gemäß vorstehender Reihenfolge wollen wir nun die Teilschaltbilder im einzelnen erläutern.

**Spannungsregelung mit Strombegrenzung**

In Abbildung 2 ist das Schaltbild der Spannungsregelung mit Strombegrenzung dargestellt. Die Versorgung übernimmt ein externes Steckernetzteil mit einer Ausgangsspannung von 9 V bis 15 V bei einem Strom von min. 500 mA. Die Diode D 1 schützt den IC-Tester bei einer Verpolung der Betriebsspannung, während die Transil-Schutzdiode D 2 zum Schutz vor Stör-

impulsen auf der Versorgungsspannung dient.

Der Festspannungsregler IC 1 erzeugt die 5V-Betriebsspannung für die Steuerlogik, während IC 2 ebenfalls eine 5V-Festspannung generiert, die zur Versorgung des Prüflings dient.

Vor IC 2 ist mit den Bauteilen R 1, D 3, D 4, R 2 und T 1 eine Stromquelle geschaltet, die eine Begrenzung des Stromes durch den Prüfling auf ca. 100 mA vornimmt.


Da die Schaltung des ICT95 mit CMOS-Gattern realisiert ist, weist das Gerät eine sehr geringe Ruhestromaufnahme auf, die im Vergleich zur Verlustleistung eines handelsüblichen Steckernetzteils vernachlässigbar ist. Aus diesem Grunde ist ein separater Ein-/Auschalter entbehrlich.

**Schnittstellen-Interface**

In Abbildung 3 sind die Schnittstellen-Steuerung und die Auswahllogik dargestellt. Die Datenleitungen (Pin 2 bis Pin 9) und die Steuerleitungen (Pin 1, 14, 16, 17) der Schnittstelle sind über das IC 101 des Typs 74HC245 sowie die Gatter des IC 100 des Typs 74HC132 gepuffert. Zum Schutz der Bausteine vor Entladungen statischer Elektrizität an den Schnittstellenkontakten sind vor den Eingängen 47kΩ-Längswiderstände geschaltet.

Über die Statusleitungen (Pin 10 bis Pin 15) der Schnittstelle erfolgen die Ausgaben des IC-Testers. Die Signale werden über Open-Kollektor-Treiberstufen (IC 108) des Typs 74HC03 mit 4,7kΩ-Pull-up-Widerständen geführt. Auch hier dienen die Längswiderstände R 118 bis R 121 zum Schutz vor statischen Entladungen.

Über R 166 wird die BUSY-Leitung des PCs auf High-Pegel gelegt und simuliert so einen Drucker, der nicht bereit ist, Daten zu empfangen. Dadurch ist sichergestellt, daß der IC-Tester nicht versehentlich durch ein anderes Programm angesteuert werden kann.



**Bild 2: Schaltbild der Spannungsregelung mit Strombegrenzung**




Bild 3: Schaltbild des Schnittstellen-Interfaces

Durch die  $\overline{SLCT}$ -Leitung erfolgt eine Kontrolle, ob der IC-Tester angeschlossen ist. Wechselt die  $\overline{SLCT}$ -Leitung auf High-Pegel, so führt der Ausgang des Gatters IC 100 D Low-Pegel. Über die Diode D 101 wird der Eingang des Gatters IC 108 A auf Low-Potential gezogen. Der Ausgang führt High-Pegel, und über die ACK-Leitung kann das Signal vom PC eingelesen werden.

Wird nun der Pegel der  $\overline{SLCT}$ -Leitung auf Low-Pegel gewechselt, so schalten die Gatter, und der ACK-Eingang wechselt ebenfalls auf Low-Pegel.

Nach Anlegen der Versorgungsspannung wird über R 105 und C 34 ein Reset-Impuls erzeugt, der alle Zwischenspeicher löscht und das Gerät in den Grundzustand versetzt. Wird der angeschlossene PC neu gestartet, so erzeugt dieser auf der INIT-Leitung einen Low-Impuls, der über das Gatter IC 100 und den Transistor T 100 ebenfalls einen Reset des IC-Testers herbeiführt.

Ist das Verbindungskabel zwischen dem ICT 95 und dem PC abgezogen, so liegen die Schnittstellenleitungen offen, und über den Widerstand R 169 wird die INIT-Leitung auf Low-Potential gezogen, was ebenfalls einen Reset herbeiführt.

Mit den Schaltkreisen IC 102 (74HC273),






Bild 4: Schaltbild der Spannungsversorgung des Prüflings



**Bild 5: Testsocket mit Belastungswiderständen**

Zwischenspeicher und Ausgangstreiber



**Bild 6: Schaltbild der Ausgabesteuerung**




Bild 7: Schaltbild der Pegelabfrage

IC 103 (CD4515) und IC 104 (74HC138) ist die Auswahllogik realisiert, zur Taktsteuerung der Zwischenspeicher und Aktivierung der Treiberstufen des Gerätes.

Die STROBE-Leitung taktet über das Gatter IC 100 A, den Zwischenspeicher IC 102, der die Steuersignale von den Datenleitungen übernimmt. Die unteren 4 Bit sind auf den „1 aus 16“-Decoder IC 103 geschaltet, während die folgenden 3 Bit auf den „1 aus 8“-Decoder IC 104 gelangen. Durch einen Schreibvorgang in dieses Register kann eine der 22 Auswahlleitungen aktiviert werden, die dann auf Low-Potential wechselt.

### Spannungsversorgung des Prüflings

Abbildung 4 zeigt die Spannungsversorgung des Prüflings. Die Masse der Versorgungsspannung wird über das Latch IC 105 und die zugehörigen Transistoren geschaltet. An die Ausgangspins des Zwischenspeichers sind Transistoren vom Typ BC337 angeschlossen, die den jeweiligen Pin des Testsockels nach Masse schalten.

Die 5V-Spannung wird über das Latch IC 106 und den „1 aus 16“-Decoder IC 107 des Typs CD4515 geschaltet. Die Datenleitungen D 0 bis D 3 des Latches führen zum Decoder, der jeweils einen Ausgang aktivieren kann. Ein aktivierter Ausgang

führt Low-Pegel, der zur Ansteuerung des nachgeschalteten Transistors des Typs BC327 genutzt wird.

Die Datenleitung D 5 des IC 106 dient zum Ansteuern der Aktiv-LED. Diese signalisiert dem Anwender einen aktuell laufenden Test des Prüflings, der in dieser Zeit nicht entnommen werden sollte.

### Testsockel mit Belastungswiderständen

Um Open-Kollektor- und Tristate-Ausgänge eines Prüflings auf ihre Funktion überprüfen zu können, ist es erforderlich, die IC-Pins nach Masse sowie nach +5 V zu belasten. Diese Belastung erfolgt über 5 Widerstandsnetzwerke (R 4 bis R 8), wobei an jedem Pin des Testsockels ein Widerstand angeschlossen ist (Abbildung 5).

Die Sternpunkte der Widerstandsnetzwerke sind zusammengeführt und auf die Transistoren T 117 und T 118 geschaltet (Abbildung 4). Diese können den Sternpunkt nach +5 V oder GND schalten und somit die Pins des Prüflings belasten. Die Ansteuerung der Belastung erfolgt durch die Leitungen D 6 und D 7 des IC 106.

### Ausgabesteuerung

In Abbildung 6 ist die Ansteuerung dargestellt, die den Prüfling mit Logik-Pegeln beaufschlagt. Für jeweils 4 Pins des Test-

sockels sind ein Latch und ein 4fach-Treiber vom Typ 74HC126 erforderlich.

Die Pins 1 bis 4 des Testsockels werden durch das Latch IC 200 und den Treiber IC 201 angesteuert.

Den ersten Treiber für Pin 1 des Testsockels steuern die Datenleitungen D 0 und D 1. Während die Leitung D 1 den logischen Pegel bestimmt, dient D 0 zur Aktivierung oder Deaktivierung des Treibers.

Die Längswiderstände hinter den Treibern dienen zur Strombegrenzung bei Kurzschlüssen und zum Schutz vor statischen Entladungen.

### Pegelabfrage

Das Einlesen der Pegel vom Testsockel erfolgt über den in Abbildung 7 dargestellten Schaltungsteil. Zum Auslesen werden die Treiberbausteine IC 300 bis IC 305 des Typs 74HC244 verwendet.

Jedes dieser ICs verfügt über 8 Treiber, wobei jeweils 4 über eine Leitung aktiviert werden.

Wechselt z. B. das R0-Signal des IC 300 auf Low-Pegel, so schalten die oberen 4 Treiber durch, und die Pegel an Pin 1 bis Pin 4 des Testsockels werden ausgegeben. Auch hier dienen die Widerstände vor den Treibereingängen zum Schutz vor statischen Entladungen.

Damit ist die Schaltungsbeschreibung des Universal-IC-Testers ICT 95 abgeschlossen, und wir wenden uns im zweiten Teil dieses Artikels der ausführlichen Aufbaubeschreibung zu. ELV