

Kaskadierbarer



8-Bit-Vergleicher

Ein einfacher Baustein vergleicht die Informationen von 8 Datenbits mit der Einstellung von 2 Hex-Schaltern. Durch Kaskadierung mehrerer dieser kleinen Schaltungen lassen sich auch umfangreiche Adreß- und Daten-Decoder aufbauen.

Allgemeines

Bei der Entwicklung und Instandsetzung von elektronischen Komponenten, besonders in Mikroprozessor-Systemen, besteht oft das Erfordernis, auf bestimmte digitale Zustände bzw. Ereignisse zu reagieren.

Die hier vorgestellte kleine Schaltung vergleicht beliebige 8-Bit-Dateninformationen mit dem über 2 Hex-Schalter eingestellten 8-Bit-Wert. Der Vergleicherausgang wird aktiviert, sobald die an den Hex-Schaltern eingestellte Bit-Kombination mit der an den Anschlüssen D 0 bis D 7 übereinstimmt. Die Aktivierung des TTL-Ausganges wird von einer 3mm-Leuchtdiode angezeigt und kann für beliebige Meß- und

Steuerungsaufgaben weiter verwendet werden.

Für den Aufbau von größeren Decodern lassen sich mehrere dieser Einheiten kaskadieren, so daß der Ausgang des letzten 8-Bit-Vergleichers nur aktiv ist, wenn alle logischen Pegel der Anschlußleitungen mit den Einstellungen der Hex-Schalter übereinstimmen.

Bedienung und Funktion

Die 8 zu überprüfenden Datenbits sind direkt an die Anschlüsse D 0 bis D 7 der Platine anzuschließen. Nicht verwendete Eingänge sind jeweils fest mit Low-Pegel (Verbindung mit Masse) zu beaufschlagen, damit die Funktionsweise des Vergleichers erhalten bleibt.

Weiterhin benötigt die Schaltung eine 5V-Versorgungsspannung, die an ST 11 und ST 13 oder ST 12 und ST 14 anzuschließen ist und im allgemeinen der zu überprüfenden Schaltung entnommen werden kann. Abbildung 1 zeigt den Anschluß der Schaltung.

Die 8-Bit-Kombination, auf die reagiert werden soll, ist über die beiden 16-Bit-Hex-Schalter S 1 und S 2 einzustellen. Abbildung 2 zeigt die Zuordnung der Binärkombination der Eingänge D 0 bis D 3 bzw. D 4 bis D 7 zu den 16 Schalterstellungen. Soll nun beispielsweise auf 17H reagiert werden, so ist der Schalter S 2 (höherwertiges Nibble) auf „1“ einzustellen, während das niederwertige Nibble S 1 in unserem Beispiel auf „7“ einzustellen ist.

Der Pegel des Vergleicherausgangs $P = Q$ (ST 1) wird auf Low-Pegel wechseln, sobald an den Vergleichereingängen D0 bis D 7 die Bit-Kombination 00010111 anliegt. Zusätzlich zeigt die Leuchtdiode




Bild 1: Anschluß des 8-Bit-Vergleichers an die zu überprüfende Schaltung

D 1 diesen aktiven Zustand an. Bei allen anderen Bit-Kombinationen führt der Vergleicherausgang High-Pegel.

Für eine 16-Bit-Adreßdecodierung sind 2 dieser Bausteine zu kaskadieren. Abbildung 3 zeigt beispielhaft den Anschluß von 2 kaskadierten 8-Bit-Vergleichern an einen 16-Bit-Adreßbus, um die Decodierung auf eine bestimmte Adresse zu ermöglichen. Der Anschluß der unteren 8 Adreßleitungen erfolgt gemäß Abbildung 2 an D 0 bis D 7 des ersten Bausteins, während die höherwertigen Adressen an D 0 bis D 7 des zweiten Bausteins anzuschließen sind.

Die Versorgungsspannung läßt sich von Baustein zu Baustein weiterverbinden. Für die Kaskadierung ist es weiterhin notwendig, den $P=Q$ -Ausgang des ersten Vergleichers mit dem $\bar{E}N$ -Eingang des zweiten Decoders zu verbinden. Hierdurch wird der zweite Vergleichers erst freigegeben, wenn der erste Vergleichers eine Übereinstimmung an den Vergleichereingängen feststellt.

Bei den Messungen ist allerdings zu beachten, daß eine sehr kurze Ansteuerung der Leuchtdiode D 1 zwar angezeigt, aber durch die Trägheit des Auges nicht wahrgenommen wird. Deshalb sollte die Auswertung des Ausganges bei schnell veränderlichen Daten, wie bei Mikroprozessorsystemen häufig auftretend, mit einem geeigneten Hilfsmittel (z. B. Oszilloskop) weiter verfolgt werden.

Schaltung

Abbildung 4 zeigt die Schaltung des kaskadierbaren 8-Bit-Vergleichers. Zentraler Bestandteil ist der 8-Bit-Vergleicher IC 1 vom Typ 74LS688, der die logischen Pegel an den P-Eingängen mit den Pegeln

D7	D6	D5	D4	S2
D3	D2	D1	D0	S1
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	1	6
1	0	0	0	7
1	0	0	1	8
1	0	1	0	9
1	0	1	1	A
1	1	0	0	B
1	1	0	1	C
1	1	1	0	D
1	1	1	1	E
1	1	1	1	F

Bild 2: Zuordnung der Eingangskombinationen zu den 16 Schalterstellungen pro Nibble




Bild 3: Anschluß zweier kaskadierbarer 8-Bit-Vergleicher an einen 16-Bit-Adreßbus

der zugehörigen Q-Eingänge vergleicht. Nur wenn die logischen Pegel der zueinandergehörenden Eingänge miteinander übereinstimmen und zusätzlich der Freigabeingang $\bar{E}N$ (Pin 1) Low-Pegel führt, ergibt sich am Vergleicherausgang $P = Q$ (Pin 19) ein Low-Pegel. In allen anderen Fällen bleibt der $P=Q$ -Pin auf High-Pegel.

Dieser Ausgang treibt im aktiven Zustand über den Vorwiderstand R 1 die Low-Current-Leuchtdiode D 1 und zeigt somit optisch das Vergleichergebnis an.

Der Freigabeingang $\bar{E}N$ (Pin 1) des integrierten Bausteins wird über den Pull-down-Widerstand R 2 auf Low-Pegel gelegt, so daß im Normalfall (keine Kaskadierung) dieser Eingang bereits aktiv geschaltet ist. Bei Kaskadierung mehrerer 8-Bit-Vergleicher ist der $P = Q$ -Ausgang der vorhergehenden Schaltung mit dem $\bar{E}N$ -Eingang der nachfolgenden Schaltung zu verbinden, so daß der nachgeschaltete Schaltungsteil seinen Ausgang nur aktiviert, wenn auch der vorgeschaltete Vergleichers die Freigabe erlaubt.




Bild 4: Schaltbild des kaskadierbaren 8-Bit-Vergleichers

ordnung der einzelnen Vergleichers zu der Wertigkeit der angeschlossenen Eingänge keine Rolle. Wichtig ist, daß die Zuordnung der P- und Q-Eingänge zueinander erhalten bleibt.

Nachbau

Die gesamte Schaltung findet auf einer einseitigen 42 mm x 53 mm großen Leiterplatte Platz, die konstruktiv so ausgelegt ist, daß das Einsetzen in ein Universal-Element-Gehäuse für den stationären Einsatz möglich ist.

Zunächst sind die beiden Widerstände, das Widerstands-Array, der Kondensator C 1 und die Diode D 1 einzusetzen und zu verlöten, gefolgt von IC 1, S 1 und S 2. Für die Lötstifte ST 1 bis ST 14 wird jeweils ein Lötstift mit Lötöse eingesetzt.

Zum Abschluß sind noch die 4 GummifüÙe durch die dafür vorgesehenen Bohrungen zu ziehen.

Inbetriebnahme

Für die Inbetriebnahme sind nach Anlegen der Versorgungsspannung zunächst die Dateneingänge D 0 bis D 7 auf High-Pegel zu legen. Nur wenn beide Drehschalter in Stellung „F“ gebracht sind, darf die Leuchtdiode D 1 aktiviert sein. Anschließend sind alle Eingänge auf Low-Pegel zu legen, wobei in diesem Fall die Leuchtdiode D 1 nur leuchten darf, wenn beide Drehschalter in Stellung 0 gebracht sind.

Bei aktivem Vergleichers, angezeigt durch die aktive Leuchtdiode D 1, ist am Eingang EN High-Pegel anzulegen, wodurch der Ausgang P = Q desaktiviert ist, und die Diode D 1 erlischt.

Nach Abschluß der Inbetriebnahmearbeiten läÙt sich die kleine universelle Laborschaltung ihren vielfältigen Einsatzgebieten zuführen. **ELV**

Der Baustein vom Typ 74LS688 hat eine durchschnittliche Durchlaufzeit von 15 ns. Bei Kaskadierung mehrerer Schaltungsteile kann sich diese Durchlaufzeit erhöhen.

Die beiden Hex-Schalter S 1 und S 2 beinhalten je 4 Schalter, deren Schaltzustand gemäß Abbildung 5 den 16 Schaltstellungen zugeordnet ist. In Stellung 0 sind alle 4 Schalter geöffnet, während in der letzten Schaltposition (F) alle 4 Schalter geschlossen sind.

Bei geöffneten Schaltern ziehen die Pull-down-Widerstände in dem Widerstands-Array R 3 die Eingänge des 8-Bit-Vergleichers jeweils auf Low-Pegel. Die geschlossenen Schalter legen hingegen High-Pegel an die Q-Vergleichereingänge von IC 1 an.

Auffällig bei genauerer Betrachtung der Anschlußweise von IC 1 ist, daß die Nummerierung der P- und Q-Eingänge scheinbar durcheinander geraten ist. Diese Vertauschungen wurden für die Optimierung des Layouts vorgenommen. Da die 8 Vergleichers gleichwertig sind, spielt also die Zu-


Stellung	8	4	2	1
0	○	○	○	○
1	○	○	○	●
2	○	○	●	●
3	○	○	●	●
4	○	●	○	●
5	○	●	○	●
6	○	●	●	○
7	○	●	●	●
8	●	○	○	○
9	●	○	○	○
A	●	○	●	○
B	●	○	●	●
C	●	○	○	○
D	●	●	○	○
E	●	●	●	○
F	●	●	●	●

○ Schalter offen
● Schalter geschlossen


Bild 5: Schaltzustände der 16stufigen Hex-Schalter

Stückliste: Kaskadierbarer 8-Bit-Vergleicher

- Widerstände:**
 1,5kΩ R1
 4,7kΩ R2
 4,7kΩ/8fach-Array R3
- Kondensatoren:**
 100nF/ker C1
- Halbleiter:**
 74LS688 IC1
 LED, 3mm, rot, Low-Current D1
- Sonstiges:**
 2 DIP-Codier-Drehschalter, 16fach
 14 Lötstifte mit Lötösen
 4 GummifüÙe



Ansicht der fertig aufgebauten Leiterplatte



Bestückungsplan des kaskadierbaren 8-Bit-Vergleichers